## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06-113559

(43)Date of publication of application: 22.04.1994

(51)Int.Cl.

HO2M 7/515 HO2M 7/5387 HO3K 17/16 HO3K 17/725

(21)Application number: 04-256896

(71)Applicant: MITSUBISHI HEAVY IND LTD

(22)Date of filing:

25.09.1992


(72)Inventor: SUGIMOTO SHIRO

## (54) GTO INVERTER CIRCUIT

## (57)Abstract:

PURPOSE: To achieve cost reduction and compaction of GTO inverter circuit by suppressing overvoltage and steep variation of voltage at the time of switching of GTO element of each phase.

CONSTITUTION: In a polyphase inverter circuit employing GTO elements, snubber resistor 5 and an overvoltage capacitor 6 are shared by respective phases. Snubber capacitors 3a–3c and snubber diodes 4a–4f are provided for respective phases and constitute snubber circuits along with the shared snubber resistor 5 and overvoltage capacitor 6. A switching pattern generating section 12 controls switching of GTO elements 2a–2f for respective phases. The switching pattern generating section 12 is provided with means for prohibiting provision of switching command to a GTO element for other phase for a predetermined time after provision thereof to a GTO element for one phase. Consequently, the GTO element for other phase is switched other overvoltage induced in the overvoltage



capacitor 6 is discharged sufficiently thus suppressing steep variation of voltage across the GTO element.

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平6-113559

(43)公開日 平成6年(1994)4月22日

(51)Int.Cl. <sup>5</sup>		識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 2 M	7/515	G	9181-5H		
	7/5387		9181-5H		
H 0 3 K	17/16	M	9184-5 J		
	17/725	Е	9383-5 J		

審査請求 未請求 請求項の数1(全 6 頁)

(21)出願番号 特願平4-256896

(22)出願日 平成 4年(1992) 9月25日

(71)出願人 000006208

三菱重工業株式会社

東京都千代田区丸の内二丁目 5番1号

(72)発明者 杉本 志郎

兵庫県高砂市荒井町新浜二丁目1番1号

三菱重工業株式会社高砂製作所内


(74)代理人 弁理士 鈴江 武彦

## (54)【発明の名称】 GTOインパータ回路

## (57) 【要約】

【目的】 各相のGTO素子のスイッチング時に発生する過電圧及び急峻な電圧変化を抑制し、GTOインバータ回路の低コスト化とコンパクト化を図る。

【構成】 GTO素子を用いた多相インバータ回路において、各相に共有するスナバ抵抗5及び過電圧コンデンサ6を設ける。各相にはスナバコンデンサ3a~3c、スナバダイオード4a~4fを設け、共有するスナバ抵抗5及び過電圧コンデンサ6と共にスナバ回路を構成する。スイッチングパターン発生部12は、各相のGTO素子2a~2fをスイッチング制御する。スイッチングパターン発生部12は、ある相のGTO素子のスイッチング指令を出力すると一定時間他相のGTO素子に対するスイッチング指令の出力を禁止する手段を備えている。従って、過電圧コンデンサ6に誘起した過電圧が充分放電してから他相のGTO素子がスイッチングされ、GTO素子の両端の急峻な電圧変化が抑制される。



【特許請求の範囲】

【請求項1】 対をなすGTO素子を用いたインバータ 回路を複数並列的に接続してなる多相インバータ回路に おいて、各相に共有して設けられるスナバ抵抗及び過電 圧コンデンサと、各相のインバータ回路に設けられ、上 記共有するスナバ抵抗及び過電圧コンデンサと共に、スナバコンデンサ、スナバダイオードにより構成されるスナバ回路と、上記各相のGTO素子をオン/オフするスイッチングパターンを発生するスイッチングパターン発 生手段と、この手段によりある相のGTO素子のスイッ 10 チング指令が出力されると一定時間他相のGTO素子に 対するスイッチング指令の出力を禁止する手段とを具備したことを特徴とするGTOインバータ回路。

1

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は、スナバ回路を備えた 多相のGTO(ゲートターンオフサイリスタ)インバー タ回路に関する。

### [0002]

【従来の技術】GTO素子は、デバイスの特性上、ター 20 ンオフ時の電圧上昇率に制限がある。このためGTO素子を用いた回路では、図6に示すようにGTO素子20 にスナバ回路21を並列に接続し、過電圧及びターンオフ時の電圧上昇率を抑制するようにしている。このスナバ回路21は、スナバダイオード22、スナバコンデンサ23及びスナバ抵抗24からなり、スナバダイオード22とスナバコンデンサ23の直列回路がGTO素子20に並列に接続され、スナバ抵抗24がスナバダイオード22に並列に接続されている。

【0003】上記の構成において、GTO素子20のターンオフ時には、GTO素子20に流れていた主電流がスナバダイオード22を介してスナバコンデンサ23に流れ、スナバコンデンサ23に電荷が蓄積される。このように主電流をスナバコンデンサ23に分流することにより、GTO素子20のターンオフ時における電圧上昇率が抑制される。上記スナバコンデンサ23に蓄積された電荷は、GTO素子20のターンオン時にスナバ抵抗24を介して放電される。

【0004】しかして、上記GTO素子を用いた回路としては、GTOインバータ回路がある。GTO素子とスナバ回路を複数個組合わせて構成した多相のGTOインバータ回路の例としては、1984年のIEEEに、Undeland氏等が発表した論文「A SNUBBER CONFIGURATION FOR BOTH POWER TRANSISTORS AND GTO PWM INVERTERS」がある。

## [0005]

【発明が解決しようとする課題】上記Undeland氏等により発表された論文では、PWMブリッジでGTO素子を用いる時は、各相毎に分離した過電圧コンデンサが必要であると示され、過電圧コンデンサの共有化は、臨界オ 50

フ電圧上昇率(dv/dt)の点で問題があるとしている。即ち、複数のGTO素子とスナバ回路を複数個組合わせて多相のインバータ回路を構成する場合、各相のGTO素子に対して過電圧コンデンサを共有化しようとすると、ある相のGTO素子をターンオフした際、過電圧コンデンサに充電されている過電圧が他の相のGTO素子に印加され、所定の臨界オフ電圧上昇率を越えてしまう。このため従来の多相のGTOインバータ回路では、過電圧コンデンサを共有化することが困難であった。

【0006】この発明は上記の問題を解決するためになされたもので、GTO素子のスイッチング時に過電圧及びオフ電圧上昇率を確実に抑制でき、スナバ抵抗及び過電圧コンデンサの共有化を可能として低コスト化とコンパクト化を図ることができるGTOインバータ回路を提供することを目的とする。

#### [0007]

【課題を解決するための手段】この発明は、対をなすGTO素子を用いたインバータ回路を複数並列的に接続してなる多相インバータ回路において、各相に共有して設けられるスナバ抵抗及び過電圧コンデンサと、各相のインバータ回路に設けられ、上記共有するスナバ抵抗及び過電圧コンデンサと共に、スナバコンデンサ、スナバダイオードにより構成されるスナバ回路と、上記各相のGTO素子をオン/オフするスイッチングパターンを発生するスイッチングパターン発生手段と、この手段によりある相のGTO素子のスイッチング指令が出力されると一定時間他相のGTO素子に対するスイッチング指令の出力を禁止する手段とを具備したことを特徴とする。

## [0008]

【作用】第1の相の交流信号を出力する場合、スイッチング制御手段は所定のGTO素子をオンする。

【0009】スイッチング制御手段は、第1の相の交流信号出力の為のGTO素子のスイッチング指令を出した後、このGTO素子を保護する保護回路の過渡状態が終了するまで他相の交流信号出力の為のGTO素子のスイッチング指令を禁止する。所定の保護回路の過渡状態終了後、他相の交流信号出力の為のGTO素子をオンする。これにより、GTO素子のスイッチング時にGTOインバータに発生する過電圧及びオフ電圧上昇率を抑制できる。

### [0010]

【実施例】以下、図面を参照してこの発明の一実施例を 説明する。図1に示す実施例は、複数のGTO素子及び スナバ回路を組合わせて、直流電圧を3相(U相、V 相、W相)の交流電圧に変換するGTOインバータ回路 について示したものである。

【0011】この実施例に係るGTOインバータ回路は、外部の直流電源から直流電圧が供給される+側端子1a、-側端子1b、GTO素子2a~2f、スナバコンデンサ3a,3b,3cとスナバダイオード4a~4

f を有するスナバ回路、各スナバ回路が共有するスナバ 抵抗5及び過電圧コンデンサ6、GTO素子2a~2f をバイパスするフリーホイリングダイオード7a~7 f、リアクトル8a, 8b, 8c、U相, V相, W相の 各信号出力用のインバータ各相出力端子9a, 9b, 9 c、ゲートドライブ回路11、インバータスイッチング パターン発生部12を有している。

【0012】上記直流電圧が供給される端子1a,1b には、電源ラインL1, L2 が接続される。この電源ラ インL1, L2 間には、U相のGTO素子2a, 2b、 V相のGTO素子2c, 2d、W相のGTO素子2e, 2 f がそれぞれリアクトル8 a, 8 b, 8 c を介して接 続されると共に、スナバ抵抗5及び過電圧コンデンサ6 の直列回路が接続される。

【0013】上記GTO素子2a, 2c, 2eの各アノ ードは、それぞれスナバダイオード4 b , 4 a 、スナバ ダイオード4d, 4c、スナバダイオード4f, 4eを 介してスナバ抵抗5と過電圧コンデンサ6との接続点に 接続される。また、上記スナバダイオード4b,4d, 4 f のカソードは、それぞれスナバコンデンサ3 a , 3 b, 3cを介してGTO素子2a, 2c, 2eのカソー ドに接続される。

【0014】更に、上記GTO素子2a~2fの各アノ ード・カソード間には、フリーホイリングダイオード7 a~7 f がそれぞれ逆極性となるように並列に接続され る。そして、GTO素子2a,2bの接続点に出力端子 9 a、GTO素子2 c, 2 d接続点に出力端子9 b、G TO素子2e,2fの接続点に出力端子9cが接続され る。そして、上記出力端子9 a~9 cに例えば交流電動 機等の3相の負荷13が接続される。ゲートドライブ回 30 路11は、インバータスイッチングパターン発生部12 からの制御信号に従って各GTO素子2a~2fのスイ ッチング制御を行なう。

【0015】インバータスイッチングパターン発生部1 2は、各GTO素子2a~2fのオン/オフのスイッチ ングを行なう為の制御信号を発生する。また、インバー タスイッチングパターン発生部12には、ある相(U, V, あるいはW相)のGTO素子のスイッチング指令を 出力すると、その過渡状態が終わるまでの一定時間、つ まり、過電圧コンデンサ6に誘起した過電圧が充分に小 さくなるまでの時間、他相のGTO素子のスイッチング 指令を禁止するロジックを設けている。次に上記実施例 の動作を説明する。

【0016】上記実施例に示したGTOインバータ回路 は、基本的には各相のGTO素子2a~2fとフリーホ イリングダイオード7a~7fでインバータ動作を行な う。この場合、実際の動作時にはGTO素子2a~2f のスイッチング時に過電圧/過電流が生じるので、その 抑制がスナバコンデンサ3a~3c、スナバダイオード 4 a ~ 4 f 、スナバ抵抗 5 、過電圧コンデンサ 6 、リア 50 クトル8a~8c等からなるスナバ回路により行なわれ

【0017】上記GTOインバータ回路の動作説明を容 易にするため、各GTO素子2a~2fを交流1周期間 に1回スイッチングするものとし、そのときの各相の電 圧、電流波形を図2に示す。この場合、インバータスイ ッチングパターン発生部12は、各相のGTO素子2a ~2 fを120°の位相差を持たせさてオン/オフ駆動 するようにスイッチングパターンを発生する。各GTO 10 素子2a~2fは、交流1周期間に180°の期間オン し、残りの期間はオフする。直流電源電圧をEとし、仮 想的な中間点0を基準とすると、各相の電圧(E/2, -E/2) は互いに120°位相のずれた180°通電 の方形波となる。

【0018】図2(a)は、U相の電圧波形を示し、G TO素子2aをオン、素子2bをオフすると出力電圧V U は正の電圧 (E/2) となり、GTO素子2aをオ フ、素子2bをオンすると出力電圧VU は負の電圧(-E/2) となる。

【0019】図2(b)は、V相の電圧波形を示し、G TO素子2cをオン、素子2dをオフすると出力電圧V V は正の電圧 (E/2) となり、GTO素子2cをオ フ、素子2dをオンすると出力電圧VVは負の電圧(-E/2)となる。このV相の出力電圧VVは、U相の出 力電圧VU より120°遅れた位相となる。

【0020】図2(c)は、W相の電圧波形を示し、G TO素子2 e をオン、素子2 f をオフすると出力電圧 V W は正の電圧 (E/2) となり、GTO素子2eをオ フ、素子2 f をオンすると出力電圧VW は負の電圧(-E/2)となる。このW相の出力電圧VWは、V相の出 力電圧VV より更に120°遅れた位相となる。

【0021】そして、各相の線間電圧例えばU相とV相 の線間電圧VUVは、図2(d)に示すようにU相の電圧 VU とV相の電圧VV を合成した120°幅の方形波と なり、電流 IU は図2 (e) に示すように負荷13に応 じた値となる。

【0022】上記のようにしてGTOインバータ回路よ り3相の交流電源が負荷13に供給される。しかし、上 記のように各GTO素子2a~2fを交流1周期間に1 回スイッチングするものでは、図2 (e) に示すように 負荷13に円滑な電流が供給されない。このため一般的 には、各GTO素子2a~2fを交流1周期間に複数回 スイッチングするPWM制御を行なって、負荷電流の円 滑化を図っている。図3は、PWM制御を行なった場合 の各相の電圧波形を示したもので、(a)はU相、

(b) はV相、(c) はW相の電圧波形である。

【0023】上記PWM制御のように各GTO素子2a ~2 f を交流 1 周期間に複数回スイッチングする場合、 各相のGTO素子2a~2fに対し、同時にオン/オフ 指令を出力するタイミングを生じるが、この発明では、

インバータスイッチングパターン発生部12において、 まず、ある相のGTO素子のスイッチング指令(オン/ オフ)を出力し、その後、そのスイッチングによる過渡 状態が終了するまでの一定時間を待って他相のGTO素 子へのスイッチング指令を出力する。即ち、インバータ スイッチングパターン発生部12は、ある相のGTO素 子に対してスイッチング指令(オン/オフ)を出力する と、そのスイッチングによる過渡状態が終了するまでの 一定時間、他相のGTO素子へのスイッチング指令を行 なわないようにしている。また、各相のGTO素子2a 10 と2b、2cと2d、2eと2fは、図4(a)に示す ように交互にオン/オフ制御するが、瞬時に切換わるの ではなく、切換えのタイミングを図4(b)に拡大して 示すように両方の素子が共にオフする期間(デッドタイ ム) T1 を設けている。図4はGTO素子2a, 2bを 例として示したもので、GTO素子2aをオフした後、 T1 期間をおいてGTO素子2bをオンする。

【0024】しかして、今、例えばU相のGTO素子2aをターンオフしたとすると、それまでGTO素子2aに流れていた電流は、リアクトル8aよりスナバダイオ 20ード4bを介してスナバコンデンサ3aに流れると共に、リアクトル8aよりスナバダイオード4b, 4aを介して過電圧コンデンサ6に分流する。これによりターンオフ時の過電圧や急峻な電圧変化が低減される。上記スナバコンデンサ3a及び過電圧コンデンサ6に充電された電荷は、その後、スナバ抵抗5を介して放電される。

【0025】上記GTO素子2aのターンオフにより過電圧コンデンサ6に過電圧ΔEが誘起された瞬間に他相のGTO素子をターンオフしたとすると、図5(a)に 30示すようにそのターンオフしたGTO素子の両端に過電圧ΔEが印加されて所定の臨界オフ電圧上昇率を越えとしまうが、この発明では上記過電圧コンデンサ6に誘起した過電圧が充分に小さくなるまで待って他相のGTO素子をターンオフするので、図5(b)に示すようにターンオフしたGTO素子の両端に過電圧ΔEが印加されることはなく、臨界オフ電圧上昇率の問題を回避することができる。 \*

#### \* [0026]

【発明の効果】以上詳記したように、この発明によれば、ある相のGTO素子のスイッチング指令があると、一定期間他相のGTO素子のスイッチング指令を禁止するようにしているので、GTO素子のオフ時の過電圧及びオフ電圧上昇率を確実に抑制でき、各相に設けられるスナバ回路はスナバ抵抗及び過電圧コンデンサを共有することが可能となり、低コスト化並びにコンパクト化を図ることができる。

6

#### 0 【図面の簡単な説明】

【図1】この発明の一実施例に係るGTOインバータ回路の構成を示す図。

【図2】同実施例の動作を説明するためのタイミングチャート。

【図3】同実施例の動作を説明するためのタイミングチャート。

【図4】同実施例の同相のGTO素子2a, 2bの切換 え動作を示すタイミングチャート。

【図5】ターンオフ時におけるGTO素子両端の電圧印 加状態を示す図。

【図6】従来のスナバ回路の構成を示す図。

#### 【符号の説明】

1 a インバータ直流電源+側端子

1b インバータ直流電源ー側端子

2a~2f GTO素子

3a~3c スナバコンデンサ

4a~4f スナバダイオード

5 スナバ抵抗

6 過電圧コンデンサ

7 a ~ 7 f フリーホイリングダイオード、

8a~8c リアクトル

9a インバータU相出力端子


9 b インバータ V 相出力端子

9 c インバータW相出力端子

11 ゲートドライブ回路

12 インバータスイッチングパターン発生部

13 負荷



【図1】 ဝို 86 シャング 遻 インバーをメインバットン発出部 7 7 ID. ኍ <u>\_</u> ı Þ **4** 

--

